중앙처리장치 (CPU) 중앙처리장치(CPU)는 컴퓨터에서 명령어를 수행하고 데이터를 처리하는 장치로, 컴퓨터 시스템에서 프로그램이 수행하는 전반적인 과정을 제어한다. 중앙처리장치는 처리장치와 제어장치, 두 부분으로 나뉘고 조금 더 자세하게 CPU의 내부구조를 살펴보면 다음과 같다.`산술/논리 연산장치`: CPU에서 연산장치를 말하며 산술 마이크로연산과 논리 마이크로연산 등을 수행한다.`레지스터 세트`: CPU 내부의 레지스터 집합을 말한다.`제어장치`: 장치로부터 제어신호를 받아 다음에 처리할 작업을 제어하는 역할을 수행한다.`내부 버스`: 산술/논리 연산장치와 레지스터 간의 데이터 전송과 제어신호를 다루는 역할을 수행한다.레지스터 (Registers)레지스터는 CPU에서 주기억장치나 산술/논리 연산장치..

제어장치 개요 중앙처리장치(CPU)는 데이터를 처리하는 연산을 실행하는 "처리장치(Processing Unit)"와 연산의 실행 순서를 결정하는 "제어장치(Control Unit)"로 분류된다. 제어장치는 처리장치로부터 상태 신호(Status Signals)를 전송받는다. 제어장치는 상태 비트를 이용해서 실행할 연산의 순서를 정한다.NOTE!제어장치는 기억장치에 저장된 명령어를 순차적으로 읽어서 연산코드를 해독하고 결과에 따라 컴퓨터 시스템 내 각 요소에 제어신호를 발생시켜 명령을 수행한다. 이때, 한 명령어는 한 클록 펄스 기간 동안 수행되는 마이크로연산의 집합이다.제어장치 구성요소 제어장치는 특정한 데이터 연산을 실행하도록 처리장치에 마이크로연산을 구동시키는 여러 신호를 제공한다. 제어장치에서는 외부..

처리장치 개요 중앙처리장치(CPU)는 데이터를 처리하는 연산을 실행하는 "처리장치(Processing Unit)"와 연산의 실행 순서를 결정하는 "제어장치(Control Unit)"로 분류된다. 처리장치는 연산장치와 레지스터들로 구성되며 연산장치는 말 그대로 산술, 논리, 비트 연산들을 수행하고, 레지스터는 데이터나 연산의 결과를 저장한다. 이때, 연산장치는 독립적으로 데이터 처리를 할 수는 없고 레지스터들과 조합되어 데이터를 처리한다.마이크로연산 (Micro-Operations) 마이크로연산이란 레지스터에 저장된 데이터에 대해 실행하는 기본 연산을 말한다. 마이크로연산은 일반적으로 "레지스터 전송 마이크로연산", "산술 마이크로연산", "논리 마이크로연산", "시프트 마이크로연산" 이렇게 4가지로 분류..

레지스터 (Register) 레지스터는 데이터를 일시 저장하거나 전송하는 장치로, 여러 개의 플립플롭을 연결한 플립플롭의 그룹으로 이루어진다. 플립플롭 1개는 1비트 이진 정보를 저장하기에, $N$비트 레지스터는 $N$개의 플립플롭으로 구성되며, $N$비트의 이진 정보를 저장할 수 있다. 레지스터는 여러 비트를 일시적으로 저장하거나 배열된 비트를 좌우로 자리이동을 시키는데 사용된다. 레지스터는 자신의 고유한 기능을 나타내기 위해 머리 글자를 대문자로 나타낸다. 다음이 바로 그 예시이다.`주소 레지스터(Address Registe: AR)`: 기억장치에 대한 주소를 저장하는 레지스터`명령어 레지스터(Instruction Register: IR)`: 현재 실행 중인 명령어 자체를 저장하는 레지스터`프로그램 ..

순서 논리회로 (Sequential Logic Circuit) 순서 논리회로(Sequential Logic Circuit)는 입력과 내부 상태에 따라 출력값이 결정된다. 순서 논리회로는 입력과 출력, 내부 상태의 시간열(Time Sequence)로 표현된다. 신호의 타이밍에 따라 동기 순서 논리회로와 비동기 순서 논리회로로 구분된다.`동기 순서 논리회로`: 회로의 상태가 정해진 순간의 입력값에 따라서만 변하는 회로`비동기 순서 논리회로`: 회로의 상태가 어느 순간에나 입력이 변화하는 순서에 따라 변하는 회로 동기 순서 논리회로는 "클록 펄스(Clock Pulse)"라고 하는 특정 신호를 사용하는데, 이는 불연속적인 이산 순간에만 저장 요소의 내용을 변화시키는 신호를 말한다. 클록 펄스는 저장 요소가 펄스..

조합 논리회로 (Combination Logic Circuit)  조합 논리회로(Combination Logic Circuit)는 입력 신호의 조합에 의해서만 출력이 결정되는 회로로서, 상태나 시간에 의존하지 않는다. 조합 논리회로는 논리 게이트를 사용하여 구현되며, 입력 조합의 다양한 결과를 효율적으로 처리할 수 있는 장점이 있다. 조합 논리회로의 기본적인 설계과정은 다음과 같다.주어진 문제로부터 입력변수와 출력변수의 개수를 결정한다.입력변수와 출력변수를 기호로 표시하여 블록도를 그린다.각각의 출력을 입력변수의 함수(정규형)으로 나타내고 간소화한다.논리회로도를 그린다.실제 조합 논리회로를 설계할 때는 "게이트 수의 최소화", "입력단자 최소화", "신호 전파시간", "게이트 간의 상호 연결 수 최소화"..

최소항과 최대항 논리 회로를 최적화할 때,  "최소항(Minterm)"과 "최대항(Maxterm)" 개념은 매우 중요하다. 이 두 개념을 통해 "카르노 맵(Karnaugh Map, K-Map)"을 사용하여 불 대수식을 단순화하고 회로의 복잡도를 줄일 수 있다.최소항(Minterm) "최소항"은 "모든 입력 변수를 포함하는 AND 항"을 의미한다. 즉, 부울 대수에서 모든 입력 변수를 고려한 후, 그 값에 대해 AND 연산을 수행하는 항을 말하는 것이다. 이는 1개의 조합을 나타내며, 모든 변수의 가능한 값을 포함하고 있기 때문에 최소항은 정확히 하나의 진리값(1 또는 0)을 반환한다. 최소항에 대한 구체적인 정의는 다음과 같다.최소항은 모든 입력 변수를 포함하며, 각 변수는 직접 또는 부정(negatio..